仿真电路为何会‘卡住’

（转）

引言

仿真 ，模拟电路实际工作的情况，帮助工程师在设计前期分析电路 ，验证电路设计是否符合预期，不仅可以修正错误的设计思路，也能为新的设计思想提供原理级别的验证，避免了由于电气设计错误造成的成本 、时间和人力的浪费，从而减少研发成本，提升设计品质，提高在同类产品中的竞争力。

仿真的关键——收敛性、速度和精度

仿真电路必须遵循的规则：

每个电路里至少要有一个参考地；

每个节点都要有到地的直流通道，如：两个电容串联后形成的节点就没有到地的直流通道，像这种浮动的节点，可以通过添加一个大的电阻接在此节点和地之间，或给电容设一个初始电压来解决。注：电感即使有设置初值，但由于在进行直流偏置点分析时是将电感当作一个恒定的电流源来对待的，因此也是没有到地的直流通道的，如果使用一个大电阻来提供变压器绕组到地的直流通道，推荐在此电阻两端并联一个小电容来改善时域仿真的收敛性，最好是个具有实际电路中的真实值的电容；不能在仿真电路中形成一个由电压源、没有初值的电感或有初值的电容组成的零电阻的环。如果存在此情况，可给电感赋初值或在此环路中加一小电阻，最好是实际电路中的阻值，如实际的电感绕组阻值，而不要采用一个不切实际的小的值（可能会导致收敛性问题）。

主要内容

仿真器常采用迭代法来进行时域和直流分析。一般来说，迭代法会从一个初始的猜测值开始计算一组等式，从而导出一个更接近最终结果的 估 算 值 ，此 过 程 不 断 重 复 直 到 得 到 一 组 在 允 许 的 误 差 范 围 内 的 结 果 。SPICE 类的仿真器常采用牛顿迭代法来计算电路，一般情况下是可以快速收敛的，但是也会在某些情形下出现仿真速度非常慢，甚至最终完全不能收敛的现象。有时会碰到电路仿真执行特别慢或卡在某一时间点不动的情况，一般来说，运行慢但仍在继续进行，可能是由于电路的时间常数太小；而卡在某一时间点不动，则可能是电路中存在振荡。SIMPLIS 的时域仿真会有许多的 Piecewise  Linear  (PWL) 拓扑转

换，采用非常精确的数学方法，并对如下两种情况比较敏感：

时间常数非常小的电路；

在相同的两个或三个 PWL 拓扑间快速地来回转换或频跳的电路。

建模人员常常会由于乱用理想模型而造成电路的时间常数过小，例如理想开关模型的导通电阻为 0，关断电阻无穷大，开关切换也是实时的，而通常会抱有认为理想的就是最好的错误观念。

随着时间常数的减小，SIMPLIS 会减小时间步长，而在每个时间步长点计算机都要计算所有的电容电压和电感电流，这些都要消耗 CPU 时间，因此仿真速度会变得越来越慢。

例子：更改电路中振荡器的放电电阻阻值，对比仿真时间。

仿真过程

当 RON=1ohm，最小的时间常数 =5.68e-014，仿真时间：27s

当 RON=2uohm，最小的时间常数 =  1.08e-019，仿真时间：89s

1ohm 是一个比较合理现实的阻值，而 2uohm 是一个接近 0 的理想值，是 1ohm 的 1/500000，最小的时间常数从 2-44 变为2-63，也就是 219 或 524,288 倍，仿真时间也随之大大延长，就是由于这个电阻阻值的设置不当造成的。

此例中最小的时间常数增大到 500000 倍时，仿真时间增大了接近3 倍，但两者之间的比例关系并不是固定的，因为它取决于电路中储能元件的个数、仿真过程中经历的 P WL 元件的段数和其他的一些变量。因此，某些很小的电路中，时间常数几乎不会对仿真时间造成影响，如下图所示只是一个振荡器测试电路，更改 RON 后，仿真时间均为 1s。

结论

由此可知，随着电路的大小和复杂程度的降低，时间常数对仿真速度的影响也相对减小，对于建模人员这是需要特别注意的，例如本例中，在单独的振荡电路模块测试时，即使最小的时间常数很小，仿真速度仍然很快，但一旦集成到一个大的电源电路中，时间常数变成了一个决定仿真速度的主导因素。因此在设计模型时，工程师需要意识到模型的最小时间常数的重要性，以及哪些关键参数会影响这个时间常数。一个经验法则是一个实际的参数值一般都会比一个理想的值的仿真速度更快，实际的导通关断电阻、寄生储能元件的 Q 值等，用这些实际的参数值构建的模型一般都会有更好的性能，并不是所有模型都会如此，但不能确定时，推荐根据此规则进行建模。同样地，在建立变压器模型时，如果漏感设置地非常小，也会造成时间常数过小。解决办法可以在漏感两端并联一个电阻（限制电感的高频响应，从而限制最小的时间常数），或选择有损电感模型。

总结

当遇到电路仿真速度非常慢，常常是如下两种情况造成的：

1、电路的时间常数过小

2、电路在拓扑间振荡

因此，工程师在建模时要特别注意避免此情况，并不是理想的模型参数优于实际的模型参数，反而采用实际的参数搭建的模型的性能往往更为优越。