电子设计基本概念100问解析（91-100问）
1.91 高速电路设计中电容的作用有哪些？
答：高速电路设计中电容的作用有如下几个：
Ø 电荷缓冲池。电容的本质是储存电荷与释放电荷，当外界环境变化时，使得驱动器件的工作电压增加或者减少时，电容可以通过积累或者释放电荷来吸收这种变化，即将器件工作电压的变化转变为电容中电荷的变化，从而保持器件工作电压的稳定；
Ø 高频噪声的重要泄放通路。高速运行的电路，时刻存在着状态的改变，这些改变将在电路上产生大量噪声干扰，我们需要将这些干扰泄放到相对稳定的地平面上，以免影响器件工作，因为电容在频率较高时表现为低阻抗，所以可以作为泄放通路；
Ø 实现交流耦合。电容的天然特性就是通交流、阻直流的，所以可以实现交流的耦合、直流的隔离。
1.92 高速电路设计中电感的作用有哪些？
答：高速电路设计中电感的作用有如下几个：
Ø 通交流、阻直流；
Ø 阻碍电流变化、保持器件工作电流的稳定。电感是用外表绝缘的导线绕制而成的、电磁敏感的线圈，线圈中通电时，会产生磁场。电流变化时，线圈会产生感应电动势，阻碍电流变化。从而使得器件工作电流保持稳定；
Ø 滤波功能。电平状态高速变换的信号，往往寄生有大量的高频谐波，严重影响电路正常工作，所以需要构建低通滤波器来消除，根据电路原理，低通滤波器一般是基于电感跟电容构建，所以电感还具有滤波功能。
1.93 端接的种类有哪些？
答：端接,Butt Joint，是指消除信号反射的一种方式。在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,采用端接电阻来达到线路的阻抗匹配，是减轻反射信号影响的一种有效可行的方式。端接，分为一下两类：
Ø 源端端接，接在信号源端或信号发送端的端接，一般与信号走线串接；
Ø 终端端接，接在信号终端或信号接收端的端接，一般与信号走线并接。
源端端接的优点是接供较慢的上升时间，减少反射量，产生更小的EMI，从而降低过冲，增加信号的传输质量。我们在PCB设计中处理源端端接时，串接的电阻、电容要靠近信号源放置或者是信号发射端放置。
终端端接的优点是可用于分布负载，并能够全部吸收传输波以消除反射，它的缺点是需额外增加电路的功耗，会降低噪声容限。我们在PCB设计中处理终端端接时，串接的电阻、电容要靠近末端放置或者是信号接收端放置。
1.94 PCB设计中常用的存储器有哪些？
答：PCB设计中常用的存储器有如下几种：
Ø SDRAM，Synchronous Dynamic Random Access Memory（同步动态随机存储器）的简称，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50%；
Ø DDR， Dual Data Rate双倍速率同步动态随机存储器,严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。与传统的单数据速率相比，DDR技术实现了一个时钟周期内进行两次读/写操作，即在时钟的上升沿和下降沿分别执行一次读/写操作；
Ø DDR2，DDR2（Double Data Rate 2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降沿同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行;
Ø DDR3，DDR3（Double Data Rate 3）SDRAM是DDR2的升级产品，采用8bit预取设计，而DDR2为4bit预取，采用点对点的拓扑架构，以减轻地址/命令与控制总线的负担，采用100nm以下的生产工艺，将工作电压从DDR2的1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能；
Ø FLASH，Flash内存即Flash Memory，全名叫Flash EEPROM Memory，又名闪存，是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器。在实际应用中的闪存主要分为NOR和NAND两种。NOR有着较快的数据读取速度，但数据写入速度却很慢。在电子产品中一般作为程序存储器。而NAND虽然数据读取速度比NOR慢，但数据写入速度却比NOR快的多，因此在电子产品中一般作为数据存储器；
Ø QDR，QDR（Quad Data Rate):四倍数据倍率，在DDR的基础上，拥有独立的写接口和读接口，以此达到4倍速率，例如QDR-SRAM等 。DDR2-SDRAM，DDR3-SDRAM基本原理和DDR-SDRAM是一样的，通过提高时钟频率来提升性能，因为时钟频率提高了，必须做相应的预处理（DDR支持2、4、8busrt, DDR2支持4和8，而DDR3只支持8）。
1.95 什么叫做阻焊桥？
答：阻焊桥，又称绿油桥、阻焊坝，是SMD焊盘之间的阻焊油墨，其作用是为了防止在焊接的时候，SMD焊盘之间间距过小而产生桥接，从而产生短路。阻焊桥一般做的最小的宽度是4mil，不然无法生产。
1.96 常规的基板板材的性能参数有哪些?
答：常规的基板板材的性能参数有如下几种：
Ø Tg，玻璃化转变温度，当温度升高到某一区域时，基板将由“玻璃态”转变成为“橡胶态”，此时的温度我们就称之为玻璃化转变温度；
Ø Td，分解温度，表示印制板基材的热分解温度，是指基材的树脂受热失重5％时的温度，作为印制板的基材受热引起分层和性能下降的标志；
Ø CTE，热膨胀系数，物体由于温度改变而有胀缩现象。其变化能力以等压(p一定)下，单位温度变化所导致的长度量值的变化，即热膨胀系数表示；
Ø CTI，相对漏电起痕指数，基材在表面经受住50滴电解液，一般是0.1%氯化铵水溶液，而没有形成漏电痕迹的最高电压值，单位为伏特V;
Ø Dk，相对介电常数，决定了电信号在该介质中传播的速度。电信号传播的速度与介电常数平方根成反比。介电常数越低，信号传送速度越快；
Ø Df，散失因素，是指信号线中已经漏失到绝缘板材中的能量与尚存在于导电线中的能量的比值。当基材的散失因素越大，介质吸收波长与热损失就越大，这样在高频信号的传输过程中严重影响传输的效率。
1.97 上拉、下拉电阻的作用有哪些？
答：上拉、下拉电阻的作用有如下几种：
Ø 提高电压准位：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的搞电平值；
Ø 加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻；
Ø N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干扰；
Ø 电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰；
Ø 预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得；
Ø 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出 端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。
1.98 什么叫做背钻？
答：背钻其实就是控深钻比较特殊的一种，在多层板的制作中，例如12层板的制作，我们需要将第1层连到第9层，通常我们钻出通孔（一次钻），然后陈铜。这样第1层直接连到第12层，实际我们只需要第1层连到第9层，第10到第12层由于没有线路相连，像一个柱子。这个柱子影响信号的通路，在通讯信号会引起信号完整性问题。所以将这个多余的柱子（业内叫STUB）从反面钻掉（二次钻）。所以叫背钻，但是一般也不会钻那么干净，因为后续工序会电解掉一点铜，且钻尖本身也是尖的。所以PCB厂家会留下一小点，这个留下的STUB的长度叫B值，一般在50-150UM范围为好，如图1-53所示：
图1-53 背钻示意图
1.99 什么是屏蔽罩，它的作用是什么？
答：屏蔽罩，就是用来屏蔽电子信号的工具。由支腿及罩体组成，支腿与罩体为活动连接；罩体呈球冠状。主要应用于手机,GPS等领域,是防止电磁干扰（EMI）、对PCB板上的元件及LCM起屏蔽作用。屏蔽罩的材料一般采用0.2mm厚的不锈钢和洋白铜为材料，其中洋白铜是一种容易上锡的金属屏蔽材料。
屏蔽罩的作用主要有以下几点:
Ø 用屏蔽体将元部件，电路，组合件，电缆或整个系统的干扰源包围起来，防止干扰电磁场向外扩散；
Ø 用屏蔽体将接收电路，设备或系统包围起来，防止它们受到外界电磁场的影响；
Ø 屏蔽静电、防止电磁干扰、对电子元件起保护
1.100 在PCB设计时为什么需要做等长设计？
答：在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在PCB上的传输延迟的差异。
高速信号有效的建立保持窗口比较小，要让数据和控制信号都落在有效窗口内，数据、时钟或数据之间、控制信号之间的走线长度差异就很小。具体允许的偏差可以通过计算时延来得到。
其实一般来说，时序逻辑信号要满足建立时间和保持时间并有一定的余量。只要满足这个条件，信号是可以不严格等长的。然而，实际情况是，对于高速信号来说（例如DDR2、DDR3、FSB），在设计的时候是无法知道时序是否满足建立时间和保持时间要求（影响因素太多，包括芯片内部走线和容性负载造成的延时差别都要考虑，很难通过计算估算出实际值），必须在芯片内部设置可控延时器件（通过寄存器控制延时），然后扫描寄存器的值来尝试各种延时，并通过观察信号（直接看波形，测量建立保持时间）来确定延时的值使其满足建立时间和保持时间要求。不过同一类信号一般只对其中一根或几根信号线来做这种观察，为了使所有信号都满足时序要求，只好规定同一类信号走线全部严格等长。
本章小结
本章通过100个问答的形式，对电子设计中的一些一些基本概念做了详细的解答，旨在让学习者通过这100个问答，在做具体项目的电子设计之前，对所做的项目做一个宏观的把控，避免走入不必然的误区。
▼点击下方链接关注推荐公众号▼
觉得内容不错的话，点个在看呗
