报名 | 5nm InFO设计中的PI签核方法介绍
2022年4月20日 浏览：1459
作为延续和超越摩尔定律的最大 “杀手锏” ，Chiplets和3DIC等高级封装已成为当前IC设计的必然趋势。高级封装在集成度、性能、功耗、设计自由度等方面带来的优势不必赘言，但是同时它也带了诸多挑战。例如更高的设计复杂度，分析、验证和signoff的难度大大提升，同时还需要考虑到噪声耦合、热电耦合，机械应力等各项因素。
4月27日，Ansys将推出主题网络研讨会『5nm InFO设计中的PI签核方法介绍』， 本次活动特别邀请到中兴微电子Sanechips高级物理设计工程师丁萍做相关介绍，欢迎预约本场活动，了解更多详情。
时间
4月27日（星期三），16:00-17:00
讲师介绍
丁萍 | Sanechips高级物理设计工程师
丁萍，Sanechips高级物理设计工程师，专注先进工艺及高级封装项目的电源完整性设计及仿真，具有丰富的项目经验和仿真经验。
费用
免费
或扫码提交报名信息
点播内容推荐 | 3D chiplet设计电源完整性签核解决方案
内容简介：Ansys RedHawk-SC具有综合全面的功能和容量，以开展大规模chiplet仿真。并行仿真流程为chiplet电源建模提供了优秀的解决方案，包括裸片间耦合噪声，同时能够保持芯片-封装-系统协同分析的精度，通过RedHawk-SC_ET流程，我们能够轻松装配裸片并完全自动地连接它们。
更多Ansys 2022 R1新品发布精彩内容可扫码了解
全方位实时连接Ansys最新动态
了解更多工程仿真资讯、产品介绍与更新以及行业最新趋势
立即订阅Ansys官方邮件推送，实时掌握精彩内容！
*我希望收到Ansys及其合作伙伴的信息更新及推送，我可以随时取消订阅。Ansys隐私声明
默认 最新
当前暂无评论，小编等你评论哦！点赞 评论 收藏
关注
![ANSYS/ABAQUS使用(带孔平板拉伸实例)[初识有限元CAE分析]](https://img.jishulink.com/cimage/0c683776c596fd2f7dde46fd773a666b_cdn.jpg?image_process=resize,fw_576,fh_320,)
