半导体技术的进步极大地促进了电力电子器件的发展和应用。过去几十年里，在摩尔定律的 “魔咒”下，半导体芯片尺寸不断减小，使得在同样的空间体积内可以集成更多的芯片，实现更多的功能和更强大的处理能力，为进一步提高功率密度提供了可能。
另一方面，芯片尺寸的缩小也增加了芯片散热热阻，降低了热容，使得芯片结温升高，结温波动更加明显，影响功率模块的可靠性。
功率半导体作为电力电子系统的核心组成部分，已经广泛应用到生活、交通、电力、工业控制、航空航天、舰船等领域。功率器件正呈现出高频、高压、高功率以及高温的发展特点。
同时这些特征也对功率器件封装提出了巨大挑战，需要考虑到封装结构、封装材料和封装工艺的可行性和适配性，这些涉及到器件的封装电感、芯片散热和电气绝缘等问题，倘若这些不能够很好的得到解决，就会对器件的热学、电学、机械性能和可靠性产生极大的影响，甚至导致器件的失效。
尤其是在目前功率器件高电压、大电流和封装体积紧凑化的发展背景下，封装器件的散热问题已变得尤为突出且更具挑战性。芯片产生的热量会影响载流子迁移率而降低器件性能。
此外，高温也会增加封装不同材料间因热膨胀系数不匹配造成的热应力，这将会严重降低器件的可靠性及工作寿命。结温过高将导致器件发生灾难性故障及封装材料因热疲劳和高温加速导致材料退化而造成的故障问题。
因此，在非常有限的封装空间内，及时高效的把芯片的耗散热排放到外界环境中以降低芯片结温及器件内部各封装材料的温度，已成为未来功率器件封装设计过程中需要考虑的重要课题。
伴随着电网规模越来越大，电压等级越来越高，电力系统朝着更加智能化方向发展，高压、大功率和高开关速度要求功率器件承担的功能也更加多样化，工作环境更加恶劣，在此背景下，除芯片自身需具有较高的处理能力外，器件封装结构已成为限制器件整体性能的关键。
而传统的封装或受到材料性能的限制或因其自身结构设计不能适应高压大电流高开关速度应用所带来的高温和高散热要求。为保证器件在高压高功率工况下的安全稳定运行，开发结构紧凑、设计简单和高效散热的新型功率器件，成为未来电力系统用功率器件发展的必然要求。
本文聚焦于功率器件封装结构的散热方面，通过对国内外功率器件封装结构设计进行综述，总结了功率器件封装结构设计过程中在散热方面的考虑及其结构散
热设计特点，并依据功率器件散热特 点对器件封装结构进行归纳和分类。
最后，基于对功率器件封装结构
热设计的梳理总结，从提高器件封装散热性能的视角，对功率器件封装材料、连接工艺和封装结构设计方面的发展趋势进行了展望。
针对功率器件的封装结构，国内外研究机构和企业在结构设计方面进行了大量的理论研究和开 发实践，多种结构封装设计理念被国内外研究机构提出并研究，一些结构设计方案已成功应用在商用功率器件上。
功率器件自身的属性及其特殊的服役环境决定了封装器件内部总是受到电场、热以及应力等多种场效应相互耦合的综合作用。功率器件的结构设计，应首先要满足电气绝缘要求，在此基础上兼顾结构设计对封装散热、芯片及封装各部件间受力等其他方面的影响。
从器件散热的角度，封装结构设计应当遵循散热路径低热阻、尽可能多散热路径和传热路径上的接触面积尽可能大的原则。这就要求在设计之初，就应考虑到封装材料的选择、散热路径的设计、散热路径上各部件接触界面的面积等。但这些不可避免的增加了封装设计和工艺实现的难度，一种功率器件的封装实践往往是考虑多种因素的折中。
从目前国内外对于功率器件的研究和开发现状来看，具备耐高温、多散热路径和大面积连接的封装特征是未来功率器件封装的发展趋势，也是满足未来高压、大功率器件工作性能要求的必然选择。
以传统半导体 Si 芯片和单面散热封装为代表的常规封装器件获得了良好的发展和应用，技术上发展相对比较成熟。但随着对更高电压等级更高功率密度需求的不断增长，传统应用于 Si 器件的封装技术已不能够满足现有发展和应用的要，目前传统 Si 基芯片的最高结温不超过 175℃，温度循环的范围最大不超过 200℃。
相比 Si 器件，SiC 器件在导通损耗、开关频率和具有高温运行能力方面具有明显的优势，最高理论工作结温更是高达 600℃。若采用现有 Si 基封装技术，那么以 SiC 为代表的宽禁带半导体将无法充分发挥其高温运行的能力。SiC 宽禁带半导体功率器件更高的开关频率，可以降低无源器件的重量，占用的封装体积也更小，因此可以提高功率器件的功率密度，同时 SiC 器件具有更高的热导率，可以更高效的把芯片耗散热排出。
然而，SiC 器件越来越高的电压等级和开关速度也给器件封装带来巨大的挑战。目前现有封装技术的不适配是摆在高压 SiC 器件应用面前的一道屏障。SiC 芯片尺寸小，厚度更薄，而电压等级提高，需要特别关注封装中涉及芯片、基板以及输出端子等薄弱点的电气绝缘问题，如 10 kV SiC MOSFET 的芯片厚度仅有 100 μm，平均电场强度达到 100 kV/mm，而对于 1.7 kV 的 Si IGBT，芯片厚度为 210 μm，而平均电场强度只有 8.1 kV/mm。高电压等级的 SiC 器件电场强度达到 Si 器件的 10 倍以上。
因此，针对高压功率器件的封装需要特殊的设计以满足高压绝缘的要求，如需要开发在高电场环境下仍具有高电压绝缘强度和稳定性的绝缘灌封材料，以隔离水汽、污染物等外界环境。另外，针对灌封过程存在气泡的问题，现有灌封工艺还需要进一步完善。
SiC 功率器件可以承受更高的工作结温，降低对外部冷却器件的要求，缩小封装器件的体积，使得封装器件更加轻质高效。然而，缺乏适合的高温封装技术体系成为限制 SiC 器件充分发挥其潜力的最大因素，特别是对于高压大电流应用需求的系统。
对于传统硅基功率器件，单热管理部分就占到整个器件封装系统成本的三分之一以上。但随着 SiC 技术的进步，SiC 器件的高温运行能力所带来的优势足以弥补现阶段 SiC 的成本问题。目前商用的 SiC 肖特基二极管受限于传统塑料封装形式，其额定工作结温上限仅能达到 175℃。
现有 SiC 器件的封装仍主要采用焊接封装，考虑到芯片绝缘和隔离外界环境的目的，封装模块内部灌封有完全覆盖芯片表面的热导率较低的硅凝胶，硅凝胶上层为空气，该封装形式也使得这种从上向下的热传导成为芯片产生热量的几乎唯一的散热通道。为了充分利用 SiC 器件高结温的优势，发挥 SiC 器件的潜力，开发新的便于芯片散热的封装结构，为芯片封装提供高效的散热路径，达到降低芯片结温，提升器件整体性能的目的，非常有必要改进现有的传统功率器件封装技术，开发新型功率器件封装结构。由此，通过增加封装器件的散热路径来提高器 件散热能力的方法也就很自然的被提出。
基于高压大功率器件封装结构散热方面的考虑，除了在封装结构设计过程中，采用高热导率耐高温封装材料和高温焊料，以及时有效的将芯片的热量传递给其他层封装材料之外，还需要有尽可能多的散热路径，如将芯片上表面的键合线取消，利用芯片上表面的散热通路等。
近年来，取消键合线的功率器件封装设计研究与实践也频频见于各种文献资料。这也代表着器件封装的发展趋势。同时需要指出的是，取消键合线封装不仅仅对于芯片封装散热友好，对于封装的可靠性也具有优势。开发体积紧凑、结构设计简单且具有高效散热能力的封装结构成为未来功率半导体器件封装性能提升的关键。
通过对现有功率器件封装方面文献的总结，从器件封装结构散热路径的角度可以将功率器件分为单面散热器件、双面散热器件和多面散热器件。
键合线连接封装技术发展较为成熟，在功率器件封装中具有较长的应用历史。键合线类连接封装既包含采用铝线、铜线、铝带、铜带等金属导线或者金属带进行芯片与陶瓷基板以及芯片功率电极与输出端子连接的封装，也包括不采用金属线或者金属带连接，而与前者在芯片连接上采用相同原理进行芯片功率电极的连接和引出，实现相同功能的封装形式。
图1 两种采用相同封装设计不同尺寸芯片的键合线连接封装模块
如图 1(a)和图 1(b)所示分别为 Cree 与 Powerex 公司基于 Powerex 公司的同等电压电流等级的硅基 IGBT 模块合作开发的 1200 V/100 A SiC 键合线连接封装模块，图(a)半桥单个开关采用 5个 25 A 的 SiC MOSFET 芯片和 3 个 50 A 的 SiC JBS 二极管芯片并联封装，达到 100 A 的电流等级。图(b)在单个开关侧采用 2个 80 A SiC MOSFET 芯片和 2个 50 A SiC JBS 二极管芯片并联封装，达到 100 A 的电流等级。
两个版本的模块采用相同的底板、终端和外壳设计。两种版本中，SiC MOSFET 芯片电流等级升高，芯片尺寸变大，虽然两个版本中采用的二极管电流等级相同，但二极管芯片的尺寸不一样。
为了提高模块散热性能，两种模块均使用氮化铝陶瓷 DBC 基板，比氧化铝陶瓷 DBC 基板的导热系数有明显提高(AlN 的导热系数为 210 W/(m·K)，Al
2O
3 的导热系数为 20 W/(m·K))。与(a)版设计相比，(b) 版模块简化了芯片和键合线布局，降低了封装寄生电阻、电感和导通损耗。
SiC 的导热性能比硅高得多(SiC 的热导率为 3.7 W/(cm·K)，而硅的热导率为 1.3 W/(cm·K))，其导热性能取决于 SiC 芯片的面积，由于 SiC 的比导通电阻较低，SiC 的芯片面积通常较小，因此，相比相同封装设计的硅 IGBT 模块，热阻抗降低 37%，散热性能得到明显改善。
图2 (a) 10 kV/120 A SiC 半桥 MOSFET 模块，(b) 12 kV/10 A SiC n-IGBT 模块和 (c) 双基板堆叠键合线连接 10 kV SiC MOSFET 模块
图 2(a)所示为键合线连接的 10 kV/120 A 半桥模块，该模块有上下两个开关，每个开关有 12个 SiC MOSFET 芯片和 6个 SiC JBS 二极管芯片，总电流为 120 A。图 2(b)所示为在 12 kV/10 A SiC IGBT 两端反并联两个串联的 10 kV/10 A SiC JBS 二极管模块。
从封装结构上看，图 2(a)、图 2(b)与 图 1 中器件没有实质不同，均为芯片背面通过焊料焊接在 DBC 基板上，DBC 基板连接到金属底板，芯片正面电极采用键合线连接，并在芯片正面灌封密封剂对芯片和键合线进行保护。图 2(c)采用了热循环能力更好的表面镀银直接键合铝(DBA)陶瓷基板，陶瓷采用高导热 AlN。
两个 DBA 基板堆叠有效降低了陶瓷、灌封剂和金属铝三结合点处的峰值电场。采用具有低孔隙率、高热导率且烧结后具有高熔点的大面积烧结银工艺将两个 DBA基板连接在一起。通过纳米银膏将芯片烧结到基板上，芯片正面电极采用铝键合线连接。
最后将 NuSil R-2188 灌封到芯片表面，隔离水分和辐射等环境因素，提高芯片表面的电气绝缘。双 DBA堆叠的电气绝缘和峰值电场得到保障，同时可以对堆叠基板的下底面直接进行冷却，从而取消底板。
尽管基板堆叠会一定程度上增加芯片的散热热阻，但基板底部直接冷却和取消厚度较大的底板所带来的热阻改善 弥补了基板堆叠导致的热阻增加，芯片结温仍明显降低。在单个 MOSFET芯片功率损失为 200 W 且换热系数为 5000 W/(m
2·K)的条件下，稳态热仿真结果表明，两个 1 mm 厚 AlN 陶瓷 DBA 基板堆叠，芯片结温峰值降低 34℃，降幅将近 15%，表明双基板堆叠相对单个基板封装在热性能方面的提升。
图3 三导体双陶瓷层基板概念图和带有芯片的实物照片
类似于双基板堆叠，三导体双陶瓷层基板封装 (图3) 具有三个金属层和两个陶瓷层。采用 Sn-Au 高温焊料将基板连接到带有翅片的铜底板上，芯片焊盘和基板采用铝键合线连接。将硅凝胶灌入外壳封装并固化。
该基板可以从根本上有效降低回路电感，最大问题是附加陶瓷层(SiN)增加了散热热阻。但研究结果表明，该附加陶瓷层也仅使芯片结温升高了 2℃，影响几乎可以忽略。采用相同原理和结构封装的器件还有很多。
图4 (a) 铜带堆叠和(b) 铝带连接芯片和基板
图 4 所示为采用金属带进行芯片连接的封装。金属带连接增大了键合线的载流能力。图 5 所示为将芯片嵌入到焊接在 DBC 上的 PCB 板中，通过键合线将芯片电极连接到 PCB 板上。通过优化电流回路、驱动位置和栅极连接可以最小化寄生电感。
上述器件在具体封装结构方面略有差异，但所采用的封装原理与传统键合线连接封装相同，这种封装形式决定了其单面散热的封装热特性，使得封装器件内部产生的热量几乎只能从芯片一侧的基板和底板传递，形成了单一的散热路径。
取消键合线有助于改善器件封装寄生电感和封装可靠性。图 6所示的超紧凑高可靠性 SiC MOSFET 模块，取消键合线和底板，将芯片直接焊接到基板上，采用铜针取代铝键合线，同时在高导热 SiN 陶瓷上设计了类似于热扩散器的更厚铜块，具有更好的传热效果。
相比 Al
2O
3陶瓷基板的键合线结构，采用 Al
2O
3陶瓷的厚铜块封装模块结壳热阻降低 37%，采用 SiN 陶瓷的厚铜块封装模块结壳热阻降低 55%。同时该封装采用新型环氧树脂和银烧结技术，具有高达 200℃的高温运行能力。通过 PCB 板和 DBC 上铜层的层叠电流路径可抵消掉部分内部电感。
从封装结构上看，虽然取消了键合线，但芯片的连接方式没有改变，芯片通过铜针连接到 PCB 板，采用环氧树脂进行整体密封，这也使得器件无法通过 PCB 板散热，只能通过基板侧进行散热。
图7 SiC MOSFET/二极管PowerStep无键合线互连透视图
图 7 所示为被称作 PowerStep 的无键合线互连功率器件封装，适用于 600~1700 V 的器件封装。采用大面积薄金属板与芯片电极连接，金属板上刻有与芯片焊盘形状和尺寸相匹配的特征图案。取消 键合线使封装外形更薄，可有效降低电感。同时，省略了底板，降低了重量、体积、成本和封装的复杂性。
相比一次只能焊接一个点位的键合线连接，金属板可通过焊料、烧结膏或其他连接材料一次性连接到芯片焊盘上。通过改变导通路径上的几何形状，增大接触面积，有效降低了高压下导电路径的寄生电感和电阻。
该薄板可采用具有良好导电和导热性能的金属铜等制成，大的接触面积也有利于芯片热量的传导，提高散热能力。考虑到接触界面热膨胀系数的匹配性，可采用 CuMo 或 CuW 合金代替铜。金属板连接比相同电流下的键合线连接具有更低的焦耳热。
表1 键合线封装与 PowerStep 封装热性能对比
' fill='%23FFFFFF'%3E%3Crect x='249' y='126' width='1' height='1'%3E%3C/rect%3E%3C/g%3E%3C/g%3E%3C/svg%3E)
表1 给出了采用 6 根 300 μm 铝线键合封装和采用 PowerStep 封装的模块热性能对比，同样 100 W 的芯片耗散热，PowerStep 封装模块结壳热阻降低 10%。采用铝键合线封装，通入 25 A 电流产生的焦耳热使铝线产生了 6℃的温升；而采用 PowerStep 封装，通入电流是铝线键合的 4 倍， 而产生的焦耳热温升仅是前者的三分之一，充分表明 PowerStep 封装在降低热耗散方面更具优势。
图8 (a) SKiN 封装的横截面示意图和(b)采用 SKiN 技术封装的 600 V/400 A 双 IGBT 器件
基于面互连原理，图 8(a)所示的 SKiN 芯片连接采用扩散银颗粒烧结取代传统键合线封装中的焊料连接，芯片烧结到 DBC 基板上，采用两层柔性板上的可烧结铜箔连接芯片上表面和基板，柔性板的下金属层成为功率侧，承载高功率负载电流，根据材料(铝或者铜)以及所需的电流，该金属层的厚度在 100 μm 范围内最合适。
柔性板的上下金属层彼此绝缘，上金属层为逻辑侧，只需相对较薄的厚度(30 μm)，主要承载栅极、辅助和感应信号。柔性板上开有通孔，可以将芯片的栅极信号引出到柔性板的逻辑侧。
不同于键合线的点互连，该柔性铜箔与芯片电极之间可以达到 85%的接触，而传统键合线与芯片间的接触仅有 21%，增大接触面积和金属层厚度可以改善传热，并且可大大提高器件的 功率循环能力。
图9 (a) 采用金属 Mo 柱连接的 10 kV SiC MOSFETs，(b) 上下双基板堆叠封装和(c) 集成喷射冷却器的模块
基于双基板堆叠和面互连，采用上下双基板堆叠的无键合线平面互连封装如图 9 和图 10 所示。该封装采用 Wolfspeed 第三代 10 kV SiC MOSFET 芯片构建。芯片焊接在下堆叠基板上，芯片正面电极采用金属 Mo 柱连接，Mo 柱上方连接带有通孔的上堆叠基板。在上堆叠基板的上表面，采用高密度弹簧销端子，将芯片电极连接到 PCB 母线。Mo 柱互连取代键合线连接，提高了机械可靠性，降低了封装杂散电感和电阻。
图10 (a) 无键合线上下双基板堆叠封装10 kV SiC MOSFET功率模块和(b) PCB 母线连接爆炸视图
该封装在芯片的两侧均采用平面连接，少部分热量可通过芯片上表面传递给上部堆叠基板，但由于上基板上表面为弹簧端子连接，不利于热量传递，芯片耗散热主要从下堆叠基板散热，使该封装仅具有单一散热通路。通过在下堆叠基板底部集成定制的直接射流喷 射冷却器，模块结到环境热阻达到 0.38℃/W。
从单面散热器件封装结构来看，键合线连接类器件封装各层从上至下主要由顶盖、外壳、空气层、灌封剂、键合线(金属带)、芯片、芯片焊料、DBC(DBA)基板、基板焊料和底板组成。键合线连接技术较为成熟、成本低且操作上具有灵活性，被广泛用于芯片电极与功率端子的连接。
但键合线连接需要在基板上预留出额外的键合面积用于电流传输，因此降低了功率密度。基板与键合线形成的电流回路也会产生较大的寄生电感、电阻以及更高的开关噪音和功率损耗，加剧芯片温升。
此外，键合线与半导体器件间存在材料热膨胀系数的不匹配，使得线键合处往往成为易失效位点，甚至出现裂纹或者松动，导致接触不良，使键合点处的
接触热阻增大，温度升高，加速该点的失效。
无键合线单面散热器件芯片与基板的连接与键合线连接器件相同。无键合线面互连封装降低了封装寄生电感和电阻，大的接触面积增强了传热。上述封装结构只能通过由芯片底部的陶瓷基板和底板构成的唯一路径进行散热。
目前键合线连接的硅基器件单面散热封装结构已接近其散热极限，硅芯片的工作结温也接近其承受上限，严重影响了器件的性能，更限制了具有更高温度运行能力的 SiC 器件的性能。从散热的角度看，功率器件产生的热量只能通过底面传递，限制了其散热性能。在目前封装材料性能和封装工艺暂时无法取得较大改善的情况下，通过创新结构布局和设计，优化散热路径，是解决功率器件封装散热的有效方案。
随着器件功率密度的不断提高，器件封装的热管理变得愈加关键。基于上述总结与分析，优化器件封装散热路径是解决高压大电流高功率密度条件下功率器件散热、降低芯片结温的有效方案。
键合线连接器件无法将芯片上表面作为散热通路，采用无键合线封装，充分利用芯片上表面进行散热，热量从芯片上下表面两个路径传递，可增强器件的散热能力，降低芯片结温，提高器件的热性能。
（1）上 LTCC 基板 press-pack 封装双面散热
为利用芯片上表面散热，研究人员提出了图 11 所示的 press-pack 封装方法，该方法利用压力接触取代键合线和焊料，可降低杂散电感且具有更高的可靠性。该封装使器件具有双面散热的能力。现有 press-pack 封装包括直接压力接触和弹性接触两种方式，但都需要大的芯片面积且需要对芯片上层金属化进行特殊设计。SiC 芯片面积比硅芯片小，芯片表面常采用铝进行金属化。
图11 Press-pack 封装的 SiC MOSFET 结构
为实现压力接触，采用被称作“Fuzz buttons”的柔性微型压针插入到薄的插接体中，以产生均匀的压力分布，并使引入的寄生电感最小。该 press-pack 夹在两个液冷微通道散热器之间，SiC 芯片连接在金属钼底板上。带有“Fuzz buttons”微型柔性压针的压力接触插接体将 SiC 芯片的源极和栅极连接到上部基板。该多层结构的上基板将芯片的源极和上部铜板连接，并为栅极驱动器提供栅极和开尔文源极端子。
微通道散热器采用低温共烧陶瓷(LTCC)制成，由于 press-pack 封装没有内部绝缘，热沉的引入增大了回路的寄生电感，上下两侧的微通道散热器设计可提供足够的散热能力，同时外形上厚度较薄可降低功率回路的电感。微通道散热器的电气回路和冷却回路分离，可以使用非介电流体进行冷却。
虽然 LTCC 的导热性不如金属和 AlN 陶瓷好，但仿真结果表明，在总热耗散为 60 W，采用 LTCC 微通道热沉水冷散热时，SiC 芯片最大结温仅为 85℃，并联芯片间的最大结温差小于 0.9℃，并联芯片的结温分布比较均匀。结到热沉热阻为 0.2℃/W，热沉最高温度为 73℃，热沉到冷却剂的热阻为 0.8℃/W。
为追求更加优异的散热性能，研究人员提出了嵌入式功率芯片封装的双面液体冷却方案。该嵌入式封装由扁平陶瓷框架、嵌入式芯片、介电夹层和沉积金属化层互连组成。将芯片嵌入到具有开槽的陶瓷框架中，并在固化炉中用粘性聚合物将芯片四周进行粘接并固化，形成的平坦表面为平面加工提供了平台。使用聚合物丝网印刷方法在其上涂上介电夹层。
图12 (a) 芯片嵌入封装双面散热结构示意图和(b) 双面冷却模块实物
通过通孔与芯片的铝金属焊盘相对应，然后在其上沉积金属层，进行图案化，引出芯片正面的功率电极。芯片背面可通过焊层与 DBC 基板连接。芯片封装上下两个外表面均为平面，可在两侧分别连接热沉进行冷却(图12)。研究表明，器件功率损失在 5~300 W 范围内时，与键合线连接的单面液冷相比，嵌入式封装双面液冷热阻可降低 45%~60%。且随着冷却流体流速的增加，散热效果更加明显。因此，使用嵌入式功率芯片封装的双面液体对流散热是改善功率半导体器件散热的可行且有效方案。
与常规芯片封装相反，将芯片正面连接在 DBC上，芯片背面通过铜夹引出，即可实现芯片的倒装封装，实现芯片两个表面散热(图13) 。采用烧结银工艺将芯片倒装烧结到 DBC 基板上，芯片背面采用铜夹连接，铜夹上连接散热器，形成芯片上表面的热通路。
采用聚合物热界面材料在模块的上下表面连接两个陶瓷散热器，进行双面散热。由于芯片倒装键合面积仅占芯片面积的很小一部分，接触面积较小成为限制该封装散热性能的关键。该封装中倒装芯片键合层和铜夹连接层对模块热性能的影响比连接散热器的热界面材料的影响更加显著。
增大倒装芯片的键合面积有助于降低倒装芯片键合层的热阻，有利于降低芯片结温。研究表明，通过增大芯片电极金属化面积，如将芯片电极面积占比从 22%提高到 88%，采用倒装键合，芯片结温可降低 20-30℃。建议可以通过采用扩大芯片电极金属化面积，增大键合面积的方式来降低热阻。
与上述将芯片连接到 DBC 基板封装不同，在 active metal brazing(AMB)基板中有特殊设计的空腔，将芯片嵌入到 AMB 空腔里(图14)，采用定制的铜夹连接芯片和 AMB 基板，使其与基板上金属层在同一水平面，即在封装上侧形成平面，可以在该表面和 AMB 基板的下表面分别连接散热器，实现双面散热。
图15 芯片嵌入 AMB 基板封装与传统键合线连接封装模块结壳热阻对比
图 15 给出了嵌入到 AMB 基板封装的单面散热、双面散热与传统键合线连接封装单面散热的热性能对比。结果显示，芯片嵌入 AMB 基板单面散热封装模块相比传统键合线连接单面 散热模块，结壳热阻降幅可达 40%。若在芯片嵌入 AMB 基板采用双面散热封装，模块的结壳热阻可进一步降低 20%。
综上所述，表明芯片嵌入到 AMB 基板封装相对传统键合线封装在降低封装热阻方面的优势，同时也展现出双面散热的热性能优势。
由上述双面散热器件的特点发现，要实现双面散热，需要对芯片的两个表面实现面连接，这样才能在芯片两侧形成两个平面，实现两个热通路。另一种实现面连接的方式是在芯片的两侧均采用 DBC 基板连接。
图16 (a) 平面互连封装和(b) 基板连接针翅状热沉的双面冷却模块
图17 (a) 双侧平面互连功率模块和(b) 集成两个微型冷却器的功率模块
通过采用“Planar-bond-all，(PBA)” 的功率模块封装方法可以在芯片的上表面实现大面积键合平面互连。芯片正面朝上/朝下键合在两个 DBC 之间，两个铜制热沉直接连接在两侧 DBC 的外表面上。封装时将 DBC 基板、芯片、垫片、键合材料、功率端子等组装在夹具中，然后同时加热形成键合。双侧平面键合可以使封装的上下两个表面都成为散热通路(图16-图17)。
图19 使用 Mo 缓冲的双面散热 IGBT 模块
此外，热沉与 DBC 基板直接连接进一步降低了封装热阻。PBA 封装双面散热比传统键合线连接单面散热热阻降低 38%，表明 PBA 双面散热封装的优势。双 DBC 封装实现双面散热的研究还有很多(如图18~图20)，双面散热得益于芯片封装的两个表面平台，给连接 DBC 提供了可能，实现了两个散热路径。
表2 PBA 双面散热与键合线连接单面散热热性能对比
表3 平面双面散热结构与传统键合线连接单面散热结构的1200 V/300 A IGBT 模块热阻对比
表 2 和表 3 对比了双面散热结构与传统键合线连接单面散热结构的热性能对比，可以看出双面散热结构具有明显的优势。
针对面连接，由于芯片栅极焊盘尺寸小和栅极位置，增加了芯片正面连接的难度。研究人员提出了栅极扩大的方法(图 21)。通过对芯片的栅极焊盘进行再加工和扩大的再处理方法，增大栅极焊盘的面积，使得面接触更容易实现，进而获得双面散热路径，使该封装具备双面散热的能力。
图21 (a) 芯片上表面再处理原理和(b) 采用芯片表面再处理工艺封装的双面冷却模块
类似于上述双 DBC 基板封装双面散热器件， 创新性的横向弹簧针端子和 Mo 柱互连解决了现有标准化封装在功率密度和热性能方面的不足，提供芯片顶部和底部的热通路，从而提高散热能力(图22)。
图22 (a) 移除上基板的封装布局和(b) 通过双基板散热的内部封装结构
采用烧结银将芯片连接在两个高导热 AlN 陶瓷 DBA 基板之间，通过 Mo 柱将芯片的源极和栅极连接到上基板，减轻了热机械应力，改善了可靠性。Cu 柱支撑封装两侧的基板，并为横向弹簧针端子提供安装表面，横向弹簧针穿过 3D 打印的外壳将模块连接到高压 PCB 母线。外壳和弹簧针端子之间采用硅胶垫圈密封，防止密封剂泄漏。将器件安装在两个 PCB 母线之间，可以实现高密度集成 和高度模块化。
采用纳米银烧结将 Mo 柱、SiC 芯 片和 Cu 柱连接到基板上。相比合金焊料，烧结银导热性能优异，有助于降低芯片连接层的热阻。可在两侧基板表面分别连接热沉进行双面散热。该双面散热封装模块的结壳热阻仅有 0.17℃/W，封装 耗散功率密度超过 200 W/cm
2，而同电压等级的 Cree XHV-9 模块的结壳热阻为 0.468℃/W，表明该 双面散热封装具有显著的热性能优势。
图23 (a) 每个开关侧的芯片、CMC 金属块和柔性 PCB 板封装，(b) 混合半桥模块平面封装和(c) 冷却系统
为进一步优化双面散热封装器件的热性能，提出了柔性印刷电路板互连的平面封装结构，采用 Cu-Mo-Cu(CMC)复合金属块满足绝缘要求(图 23)。柔性 PCB 板既可以作为芯片上较小特征的互连，还可以代替传统的母线，缩短功率模块的电气回路长度减小寄生电感。
采用银烧结将芯片和柔性 PCB 板分别连接到两个 DBC 上，将 CMC 金属块烧结到每个芯片的表面，随后将两个 DBC 板焊接在一起并进行真空灌封硅凝胶密封。两侧 DBC 外表面为器件散热提供了双散热通路。
高温环境下 SiC MOSFET 电流容量降低，并联芯片通常由于并联分支间的寄生不匹配导致电流不平衡，进而导致芯片温度分布不均，且并联芯片间热耦合严重，影响器件散热。
研究者提出一种交错平面封装的新型半桥封装结构，该结构基于平面封装原理，具备双面散热能力(图24-图25)。交错平面封装使任意两个相邻的并联芯片在空间上交错排列，可以避免芯片间的热耦合，实现更好的热性能。上下基板分别起到导电、导热、绝缘和机械支撑的作用。
由 CMC 制成的垫片可以传导电流、传递热量、保证电气绝缘距离，并具有与芯片和基板相匹配的可调节热膨胀系数(CTE)。交错平面封装方法通过增加相邻芯片间的距离来减小等效耦合热阻，拉长热耦合的传热路径，具有均匀且较小的热耦合效应。这种封装方式利用了 3D 封装结构灵活性的优势，增大传热距离，但没有增大功率模块的尺寸。具有低热耦合效应、更均匀的温度分布和出色的热性能。
在相同的耗散热和散热条件下，与传统芯片布局封装模块最大结温 155.8℃，封装内部最大温差 12.3℃相比，交错布局封装最大结温为 135.2℃，封装内部最大温差仅 3.4℃。显然， 交错封装模块的温度分布更加均匀，可有效降低封装热阻和芯片间的热耦合不均匀程度。
采用低温银烧结键合(LTB)技术将芯片对称布置在金属基复合(MMC)基板的中心安装孔四周(图 26)，使模块与热沉间保持良好的电气接触和热接触。芯片正面的功率电极通过高熔点焊料连接到上部 MMC 基板，两个基板与芯片两个表面紧紧接触，芯片的两侧(芯片烧结层-MMC，芯片层焊料-MMC) 均成为散热路径。
图26 (a) 芯片银低温键合到下部 MMC 基板、(b) 灌封前的模块和(c) 灌封成型后的双面冷却模块
虽然芯片正面的功率电极取消了键合线，但栅极仍需采用键合线连接。最后，使用硅橡胶成型，使模块易于集成，同时满足爬电和间隙距离要求。该封装技术非常适合于需要冷却的高功耗器件。
虽然双基板封装具备双面散热的能力，但基板与底板连接，引入寄生电感，同时存在基板热阻较大的问题，为提高器件的电气性能和热性能，研究人员提出了一种功率芯片连接在总线上(Power Chip on Bus，PCoB)的双面散热封装方法(图27)， 将芯片连接到 2 个母线状金属基板上，基板通过预先成型的环氧树脂粘合在一起，金属基板相对于陶瓷基板具有更优异的导热性能。
图27 (a) PCoB 双面散热封装结构及(b) 单个开关 PCoB 双面散热模块
厚翅片铜既作为热沉又作为母线。钼垫片用作芯片和底部基板间的热膨胀缓冲层，以降低因热碰撞系数(CTE)失配引起的热机械应力。芯片下表面焊接连接，上表面采用载银硅树脂连接，以进一步降低热机械应力。栅极端子与聚酰亚胺柔性电路板连接。通过空气实现散热器与环境间的电气绝缘。芯片两侧的基板表面为翅片状热沉的连接提供了平台，可使用介电流体(如空气)进行冷却，该 PCoB 双面风冷模块具有与液冷等效的散热性能。
研究表明，采用该封装的 1200 V/50 A SiC 肖特基二极管在空气流速为 15 CFM 的条件下测试得到模块结到环境的热阻仅为 0.5℃/W。在没有散热措施时，结到环境的热阻也低于 5℃/W。而对于类似大小的芯片，采用 25 mil 的AlN陶瓷基板和12 mil的镀镍铜底板封装的传统功率模块的结壳热阻已达到约 0.4℃/W。将该模块通过导热脂连接在液冷散热板上，结到冷却液体的热阻为 0.6~1℃/W。表明该 PCoB 双面空冷模块具 有与传统液冷模块相当的热性能。
压接器件通过施加一定的机械压力实现芯片与外部电极的电气互连与热接触。压接器件根据接触方式不同分为刚性压接和弹性压接两种。
图28 (a) 刚性压接封装器件子单元结构和(b) 刚性压接器件内部结构
刚性压接器件(如图 28)主要以 WESTCODE 和 TOSHIBA 等公司的器件为代表，主要由集电极铜板、集电极 Mo 片、芯片、发射极 Mo 片、银垫片、栅极针、框架、栅极 PCB 板、凸台、发射极铜板和外壳等构成。Mo 片作为热应力缓冲层，栅极针两端分别连接到芯片栅极和 PCB 板，传递驱动信号。银垫片可以缓解芯片间的压力分配不均，集电极与发射极铜板外表面可安装散热装置实现双面散热。
器件工作时通过夹具施加一定的压力以降低接触电阻与接触热阻，保证封装器件材料间的良好电热接触。但在多芯片并联封装器件中，由于刚性压接器件子模块数量多，不同子模块内的芯片、Mo 片以及垫片的厚度难以保证完全一致，各子模块间就会存在高度差，当将众多子模块封装在同一器件内时，就会存在子模块承压不均的问题，影响子模块的接触电阻和接触热阻。因此，刚性压接器件普遍对封装部件的加工精度要求较高。
热性能方面，以 WESTCODE 4500 V/3000 A press-pack IGBT 模块为例，其最大结温为 125℃，模块热阻为 0.0042℃/W，表现出良好的热性能。
图29 (a) ABB 弹性压接双面散热子模块和(b) StakPak IGBT 封装模块内部
弹性压接器件以ABB的StakPak弹性压接双面散热器件为代表。弹簧端子的可压缩性很好地补偿 了刚性压接器件各封装部件的尺寸差，补偿加压过程中的压力不足并吸收材料热膨胀过程的过应力， 结构主要由发射极板、碟簧组件、银/铝垫片、Mo 片、芯片、集电极板等构成。
图 29(a)为弹性压接器件子模块。碟簧组件近发射极侧一端通过铆接与发射极板连接，碟簧组件另一端为圆柱表面，与芯片上表面的银垫片形成面连接，Mo 片作为缓冲层以减小热应力对芯片的冲击，芯片底面焊接在集电极板上。集电极板和发射极板提供了两条散热路径。
虽然该器件具备双面散热的能力，但由于碟簧的结构设计以及碟簧组件部分材料热导率较低，使得通过碟簧侧的散热量非常有限，芯片产生的热量几乎都从集电极侧的热通路传递，削弱了其双面散热的性能。但即使这样，相比 WESTCODE 4500 V/3000 A press-pack IGBT 模块，ABB 4500 V/3000 A 弹性压接 IGBT 模块仅具有 0.003℃/W 的结壳热阻，热性能进一步提升。
虽然芯片两侧均采用 DBC 基板封装可以实现双面散热，但 DBC 基板仍具有较大的热阻，因此， 基于对 DBC 基板的优化展开研究，开发了一种新型的基于铜引线框架(LF)的双面散热封装方法(图 30)。
图30 (a) 引线框架连接功率模块结构示意图，(b) 模型的等轴视图和(c) 模型爆炸视图
该方法采用专用的铜引线框架消除了传统的陶瓷基板，实现轻薄封装。芯片直接连接到定制的金属引线框架上，通过定制的铜夹将芯片电极与引线框架进行焊接，形成栅极和源极的互连。
由于在芯片上部采用扁平铜夹连接，使得芯片上部具备连接散热器的条件。该定制化的铜引线框架同时也作为封装外部电气连接的引线端子。芯片和铜夹连接完成后，通过电气绝缘热界面材料(TIM)将液 冷散热器分别连接到铜夹上表面和引线框架的下表面，实现双面散热。
研究表明，在单个芯片热耗散功率为 90 W，热导率为 2.9 W/(m·K)的 50 μm 厚热界面材料，塑封料热导率为 0.8 W/(m·K)，采用烧结银进行芯片连接，芯片电极采用焊料连接的条 件下，仿真得到双面散热封装模块结到冷却流体的热阻为 0.227℃/W。
类似于上述引线框架连接封装，进一步开发了一种全引线框架连接方案(图31)。该方案将芯片上下表面的电极均采用铜引线框架引出，然后用环氧成型复合(EMC)材料将引线框架和芯片整体成型。通过介电 TIM 薄层将两个微通道散热器分别连接到两侧的引线框架表面，形成双面冷却。
该模块通过去除厚重的 DBC 基板以及长回路键合线，使得封装更加轻薄。在单个芯片热耗散功率为 160 W， 热导率为 16 W/(m·K)的 100 μm 厚 TIM 层，铜引线框架厚度为 0.4 mm，热沉冷却流体流量为 2 L/min， 芯片漏极采用烧结银连接，栅极和源极采用焊料连接的仿真条件下，得到该双面散热封装模块的芯片结温差在 4℃以内，芯片温度较为均匀，芯片到冷却流体的热阻为 0.152℃/W。相比前者，全引线框架连接封装的热性能得到进一步提升。
针对当前标准平面封装受限于包括散热、可靠性和寄生电感在内的问题，电力电子器件无法充分发挥其全部性能，研究人员提出了一种将芯片堆叠在集成有散热器的铜母线之间的新型功率器件封装方法(图32)。
图32 芯片两个表面 MFC 连接封装以及半桥电路图
该方法通过器件堆叠，模块不再受到平面封装的限制；通过将散热器直接集成到芯片的上下表面来解决散热能力受限的问题。该封装的关键是多功能组件(MFC)，MFC 同时承担着电气、热和机械连接的功能。堆叠结构降低了寄生电感并通过减小封装体积提高了功率密度。这种共同设计的方法旨在消除单一功能组件，如采用 MFC 代替单一导电的焊线和散热器。
空气或其他介电流体可以直接流过芯片的上下表面以及与芯片直接相连的翅片，对芯片进行双面冷却。在芯片热耗散功率为 500 W/cm
2，初始温度为 20℃，流量为 6 kg/min 的 HFE7500 冷却条件下，仿真得到封装器件温升为 124.6℃，封装热阻为 0.25℃·cm
2/W，远低于标准功率模块的热阻。
图33 (a) 显示芯片电极示意图，(b) 全桥电路和(c) PCB 板连接 MFC 封装全桥爆炸视图
上述 MFC 连接封装中，芯片栅极仍需使用键合线连接，在半桥模块封装中，仍需要较长的栅极 回路(图32)。研究人员开发了一种基于 PCB 板连接的紧凑型低寄生、无焊线全桥模块(图33)。
半桥电路为垂直回路设计，功率回路和栅极回路的电感较低。所有芯片均以栅源朝向 PCB 板的方式连接。半桥上的芯片对角布置在 PCB 板两侧。芯片源极通过 PCB 板上的通孔和另一侧的铜制垫片连接到 PCB 板两侧的交直流母线上，最大限度地减小开关节点和直流导轨间的寄生电容。
铜或银制成的母线具有很高的热导率，同时可以作为热沉使用，因此也被称作 MFC。芯片一面与 MFC 直接接触， 另一面通过 PCB 板的通孔和垫片与另一侧的 MFC 间接接触，因此被称为准双面(QDS)散热结构。
最简单的 MFC 结构可以使用金属块，通过自然对流进行冷却。对于更高功率损耗的应用，可以考虑有类似几何形状且具有内部微通道的强制冷却散热器。由于该结构的 QDS 特性且芯片和 MFC 之间取消了热界面材料(TIM)，因此可以显著提高热性能。
研究表明，采用强制空气微通道冷却器作为 MFC 时，结到环境热阻约为 1.9℃/W，而采用 HFE7500 进行液冷时，芯片结到冷却剂的热阻仅为0.3℃/W，热阻大幅降低，因此，在相同的热耗散情况下，液冷模式可大大降低 MFC 的尺寸。
基于上述双面散热封装综述，此类结构的特点是无键合线封装。以大面积面接触代替键合线点接触，充分利用芯片的两个表面，继而可以在芯片两侧的封装平面上连接散热器进行冷却，实现双面散热。
从具体封装结构上来看，主要有单基板(上基板、芯片嵌入基板(中基板)、下基板)封装双面散热、上下双基板封装双面散热以及无基板封装双面散热。芯片电极平面接触是实现双面散热的前提。
芯片上下双基板封装是易实现双面散热的方式，但常规 DBC 基板厚度较大，热阻大，影响器件的热性能。去基板封装，芯片连接到厚度较薄的金属上(如铜引线框架)，散热路程短且热导率较高，非常有利于散热。
基于双面散热封装目标，采用高导热材料平面键合同时缩短散热路程是提高双面散热封装器件散热能力的主要途径。另外，创新结构设计，开发多散热路径的封装方案也在持续探索和发展中。
针对目前高压 SiC 器件封装体积大、散热和耐压不足的问题，研究人员提出了改善封装尺寸和功率密度的二极管紧凑堆叠封装方案(图 34)。
图34 (a) 陶瓷翅片和铜柱 (b) 四个陶瓷鳍片和两个高压二极管串联堆叠以及(c) 三面连接铜翅片，第四面等待灌封
采用协同设计高压 SiC 模块，器件通过 3 mm 厚 AlN 陶瓷片将热量传递给外部散热器。整个模块由两个端盖和四个空冷(或液冷)散热器组成。铜柱插入到 AlN 中间的孔中，AlN 的四周与铜散热片连接，端盖置于两侧。铜柱、陶瓷翅片和外部铜翅片作为多 功能组件(MFC)。
铜柱既作为电气连接又将热量传递给陶瓷翅片。陶瓷翅片既作为绝缘体又作为导热体。外部铜翅片作为模块外壳和散热器使用。选用高导热环氧树脂将铜柱连接到陶瓷翅片上和芯片的两侧。
在陶瓷翅片四周均匀涂抹陶瓷基 TIM，然后将铜翅片连接在上面，两种翅片的边缘结合处采用高温树脂密封。将三个铜翅片按照上述方式连接，留出一面用于灌封。将 ABS 塑料端盖安装在两个端部，用高温树脂密封。
最后将灌封剂注入到所有的空腔，使每个陶瓷片的两面都被涂上。灌封剂在固化前进行脱气处理，确保模块中没有气体残留。灌封和固化完成后，将最后一侧的铜翅片安装到陶瓷翅片上并进行密封处理。该封装在模块的四个侧面安装热沉，可显著提高散热能力。
图35 (a) 折叠成立方棱柱前 DBC 布局 (b) 折叠后的 DBC基板和(c) 带热沉的模块
针对宽禁带功率器件散热面积有限，器件功率受限的问题，提出了一种新的多侧散热的三维棱柱形功率器件封装方法(图 35)。该封装在模块的五个侧面各安装了一个针翅散热器。通过在 DBC 基板的背面设计断裂槽(切割槽)，基板上部的铜层与断裂槽重叠，这样在折叠时，上铜层就形成了铰链。将各封装部件和输出端子焊接到基板上，芯片通过高温焊料连接到输出柱上，然后进行高温硅凝胶绝缘灌封，将散热器焊接到输出端子以外的其他五个侧面，形成多面散热。
通过热仿真分析，在对侧芯片上施加总功率为 30 W 的热损失，采用初温为 20℃、流速为 7 m/s 的空气强制冷却时，芯片最大结温为 95°C，封装结到空气的热阻小于 2.5℃/W， 结壳热阻仅有 0.3℃/W。与单面散热模块相比，多面散热热阻降低 22%。
基于上述多面散热封装结构，立体式封装是其具有多面散热能力的前提。创新性的将器件封装结构从二维平面拓展到三维空间，也拓展了封装器件的散热空间。
目前多面散热封装器件的研究和开发还比较少，高压方面仅限于二极管，低压方面已有 SiC MOSFET 的封装尝试。多面散热大大拓展了器件的散热路径，这是现有封装技术所不具备的。
功率器件的封装，最终呈现的是多因素的综合，在拓展散热路径的同时，满足封装绝缘要求是至关重要的。
面对器件高压大功率的发展趋势，高绝缘和高散热能力是未来器件封装需要考虑的首要因素。多面散热封装为创新器件封装结构设计提供了借鉴， 鼓舞了对新型散热封装结构设计的研发热情。
由上述对器件封装结构散热的综述和总结，器件封装结构散热从键合线封装和无键合线封装的单面散热到去键合线双面散热再到多面散热，代表了功率器件封装结构散热的发展趋势，即从单一散热路径发展为多散热路径，这也是器件发展和用途 需求倒逼器件封装需要更优异散热性能的结果。
之前在功率器件封装方面的努力主要是由键合线标准器件驱动，芯片通常只能通过非键合线侧进行散热。出于电气绝缘和键合可靠性的考虑，键合线侧未被用作散热通路。这一设计在面对高温高压大功率器件应用场景时，已不能满足高性能器件的封装要求。
高导热封装材料及连接工艺、去键合线连接、 大面积面接触、多散热路径同时缩短散热路程、降低散热路径的热阻等可能是未来高压高温大功率器件封装应具备的关键特征。
对于功率器件封装，要想获得优异的热性能， 首先要采用高热导率的封装材料和先进连接工艺， 使封装各层材料及其连接层均有利于热量的传导。
通常，金属和合金的热膨胀系数与热导率之间是相互矛盾的，但金属基复合材料(MMCs)提供了一种很好的折中。虽然其成本较高，但仍是一类非常有潜力的底板材料。
AlSiC 具有优异的导热性能，且能够很好地匹配 DBC 的热膨胀，降低热膨胀应力和热失效或者振动失效的风险。底板通常占整个模块一半以上的重量，对器件热性能有积极的也有负面的影响，这主要是考虑到传热和自身厚度的综合作用。
表 4总结了适用于功率模块高温封装底板材料的热性能。底板的热性能很大程度上受到底板面积的影响，并随底板厚度的增加而提高。原因是由底板厚度带来的热阻增大的消极影响被大底板面积所带来的积极影响而抵消，但底板位移也会相应变大。
基板作为功率模块的必要组成元素，起到提供电气连接、高压绝缘和热耗散路径的作用。理想的 基板材料需要跟与其连接的其他元件间具有良好的热膨胀匹配性、高热导率、高抗弯强度以及高断裂韧性。
通常采用在陶瓷表面键合金属层的三明治结构制作基板。但由于金属和陶瓷层间的热膨胀系数的差异，金属键合的厚度、陶瓷的脆性和热应力 是在选择功率基板时需要考虑的问题，同时也是比较棘手的问题。
DBC 基板需要满足电气、热以及机械可靠性要求。在各种候选材料中，夹在两层铜之间的常用陶瓷有 Al
2O
3、BeO、AlN 和 Si
3N
4。表 5 总结了上述几种材料的性质。其中，Al
2O
3 最常用且成本 最低，但是与 BeO 相比，Al
2O
3热导率较低，对于高功率器件封装，通常不是好的选择，尤其是在高温条件下。
虽然 BeO 具有较高的热导率，但由于机加工过程产生粉尘危害健康的原因需要特殊的制造和加工工艺，这必然增加了成本。AlN 材料由于其优异的电性能和化学稳定性成为 SiC 器件封装的理想候选材料。其具有高热导率同时能够匹配 SiC 的低热膨胀系数(4.6-5.1 ppm/℃)，且成本低，易获取。但是其机械强度差、键合难度大。Si
3N
4热导率适中，机械性能出色，可弥补其在导热性上的差距。
在实际应用中，AlN 需形成 0.64 mm 厚的薄板以承受键合过程的应力，而 Si
3N
4 比较坚固，0.32 mm 的厚度即可满足要求。Al
2O
3 或 BeO 在低氧气氛下对铜或者铝箔进行加压并加热到略低于金属熔点的温度形成 DBC 或者 DBA。
相比 DBA，DBC 具有低电阻率、高热导率 (390 vs 240 W/(m·K))和易刻蚀的优势；但 DBA 在改善热循环可靠性方面更具优势，氧化铝和陶瓷间的结合力比氧化铜要强得多，铝更软，对应变硬化具有更 大的抵抗力。
研究表明，DBC 在-50~250℃下经过 100 个热循环后会发生金属分层的失效问题， 对于高可靠性系统，相比 DBC 基板，DBA 能够承受更加严苛环境下的热循环。因此，DBA 具有更好的热循环性能和高温可靠性。
功率器件连接工艺通常有焊接和烧结连接两种。焊接工艺采用焊料合金连接，烧结工艺通常采用纳米银和纳米铜连接。焊料合金(如 SnPb 和 SnAgCu)是最常用的芯片和基板互连材料。但传统焊料连接层热导率通常较低，仅有几十 W/(m·K)(表 6)。
纳米金属烧结可实现封装材料间的高导热连接，热导率一般都在数百量级，非常有利于热量的传导。目前，纳米金属烧结连接仍处于研究阶段，尚无法实现大面积烧结连接。
表7 10 kV SiC MOSFET 无键合线封装材料与工艺
金基焊料，如共晶 AuSn，具有高温(>280℃)、 高导电和高导热性以及易无助焊剂焊接的特点而受到青睐。然而，由于其刚度特性和高成本， 仅适用于小规模应用。
银具有高导电导热性，非常适合于高温封装， 但同时也具有非常高的熔点(960℃)。为了降低烧结温度，通常有两种策略：一是利用压力来增加烧结驱动力，另一种是利用无压的纳米颗粒。
新的研究尝试在使用纳米颗粒的同时施加一定的压力。但是有压烧结难以实现自动化，成本增加。同时，施加压力也可能会导致芯片碎裂。
通过将银颗粒尺寸从微米级减小到纳米级，可以获得额外的表面能，理论上该过程可以在 300℃以下的无压条件下进行，从而降低烧结温度。研究表明，采用纳米银烧结连接，芯片和基板间的结合非常牢固。
银烧结互连具有低温(>220℃)和高熔点的键合优势，同时具有高导热性，能够增强热循环和 功率循环的可靠性。纳米银浆料具有较大的表面积，烧结温度较低，烧结接头具有优异的导热、 导电以及高温稳定性。商用纳米银可以在 250℃ 的温度下烧结。
尽管 Semikron、Infineon 和 ABB 等厂商进行了大量的烧结银研发工作，并在早期产品中应用了该技术，但到目前为止，银烧结技术在量产方面还很有限，面临着尚未完全解决的可制造性和成本挑战。封装过程复杂、过程伴随压力和表面金属化以及大面积芯片的连接等问题仍需要解决。
弗吉尼亚理工大学于 2017年设计了高功率密度和高开关速度的 10 kV/54 A SiC MOSFET 模块。在 DBA 基板上印刷 200 μm 厚的银膏层，在 120℃下进行干燥并蒸发掉所有溶剂。干燥结束后在 260℃、5 MPa 的压力下烧结 1 h 将两个 DBA 基板烧结在一起。
针对芯片连接，分别研究了焊料和无压银烧结两种方式。采用 Indium 50 μm 厚 含有助焊剂的 96.5Sn/3.5Ag 焊料预制件，在空气气氛下 260℃焊接到镀银 DBA 基板，焊接强度为 36 MPa，焊层空洞率约 40%-50%。
采用无压烧结银膏连接时，对于不同类型的 Ag 膏，Kyocera’s CT2700R7S Ag 膏在 200℃下烧结 90 min 时键合强度最高(>45 MPa)。但在相同条件下烧结较大面积的芯片时，芯片剪切强度明显降低，将烧结温度提高到 230℃，芯片剪切强度得到明显改善。
需要注意的是，10 kV SiC MOSFET 芯片下表面镀有 Au，由于 Ag 会往 Au 层中扩散，若 Ag 扩散较 多会在 Ag-Au 界面产生 Kirkendall 空隙，降低键合强度。虽然有压烧结能够产生致密银层，提高剪切强度，但是有压烧结更加复杂，尤其是在同时烧结多个芯片时压力均匀分布的问题。
该团队在 2020 年针对无键合线封装的 10 kV SiC MOSFET 模块，采用无压纳米银烧结进行功率基板、芯片和金属柱之间的连接，芯片在 230℃下 烧结 90 min，平均剪切应力为 15 MPa，峰值应力达到 18 MPa。
采用压力辅助银烧结将两个基板连接在一起，相比焊料连接，银烧结层具有低孔隙率、高热导率和更高的可靠性。同时，银烧结浆料不能直接与 Cu 结合，需要 Au 或 Ag 等界面金属化来加强结合，增加了整体成本。此外，由于有机挥发物的蒸发使得烧结接头局部致密化，烧结接头产生孔隙。在大尺寸的芯片烧结连接中，空洞现象更加严重。
孔隙的存在会降低烧结接头的力学、热学和电学性能。不含有机物的纳米铜烧结在芯片连接验证中可加工性得到改善，应力管理设计更加灵活，使其成为功率芯片高温连接 材料的潜在替代品。
2016 年美国洛克希德马丁空间系统公司将开发的一种新型纳米铜基封装材料用于 LED 和热沉之间的连接，同样也适用于其他晶圆级高功率芯片的封装连接，以实现高热导率。这种无焊料的纳米铜克服了传统焊料的加工温度对后续最大可能操作温度的限制。
由于纳米铜可在 280℃ 以下熔化，熔化后恢复成块状铜 ( 熔点 1084.87℃)，热导率和导电性是典型焊料的 5-10 倍，且不需要担心前道工序的连接层发生回流，因此能够在超过其原加工温度的环境下服役，使其成为理想的高温封装材料。铜具有高热导率(~400 W/(m·K))，且纳米铜连接层中没有空洞。同时该材料的总成本已经低于 AuSn 共晶焊料，在工业规模上，预期将能够与无铅焊料竞争。
键合线连接由于芯片引线键合及保障键合质量可靠性和绝缘的需要，限制了通过该键合侧安装热沉散热，仅具有单一散热路径。
为改善散热性能， 取消键合线，以面接触代替点接触连接可增大电极引出部件与芯片的接触面积，即增大芯片表面的散热面积，是提高器件散热能力的有效方式。同时也降低较小截面积的长导线键合带来的回路寄生电感，如采用金属带代替长导线连接。
采用双层柔性 PCB 板代替键合线实现芯片大面积接触连接的 SKiN 封装，柔性 PCB 板与芯片有源区的烧结面积大大增加，接触表面增大改善了芯片的热分布和功率循环能力，不足之处在于柔性 PCB 板的存在限制了其高温运行的可靠性。
此外，采用平面互连实现芯片正面功率电极的端子直连(direct lead bonding，DLB) (图 36)，其最大特点是将功率端子与芯片表面电极直接连接，相比于传统引线键合的点接触，该技术的电极端子与芯片表面互连面积更大，可有效降低寄生电感，提高互连可靠性。
三维嵌入式芯片模块(Embedded chip module，ECM)封装也可以实现芯片面接触连接(图 37)，将芯片倒装嵌入到陶瓷中，采用玻璃或者陶瓷粘接剂将芯片和陶瓷连接，芯片两个表面金属化取代键合线，双面金属化提供了一个机械平衡结构，可以减少高温下的机械应力，同时芯片电极金属化提供了较大的面积可以连接热沉，实现双面散热。
实现芯片表面电极的面接触连接，增大接触面积，不仅可以减小电流回路，减小杂散电感和电阻，还可以充分利用芯片两表面的散热通路，实现芯片表面双散热路径，可明显改善封装器件的散热性能。因此，基于保障功率器件高温运行可靠性和高功率密度封装的考虑，实现芯片的面接触连接，增大接触面积，去键合线连接是提高封装器件热性能和实现高功率密度器件封装的必然要求。
传统键合线连接器件仅具有单一散热路径，热性能已达到其散热极限，不能适应更高功率密度的封装要求。从散热的角度，尽可能多的散热路径对于器件的散热无疑是有利的。功率器件高温高功率密度应用驱使开发散热性能更好的封装形式。
目前封装材料的热特性短期内无法取得较大的改善，除现有芯片背面的导热通路外，拓展新的散热路径，将芯片正面作为另一条散热通路。尽管由于芯片正面连接垫片等部件可能使得芯片上下两侧封装结构不对称，通过芯片上表面热通路的散热量与芯片下表面热通路的散热量未必相同，但这种双面散热能力可以大幅降低器件的热阻，显著提升器件的散热性能。
增加散热路径必然要改变芯片的连接方式，因此，去键合线连接成为增加散热路径的必然选择。为了实现功率器件的高温高压高功率密度应用，功率器件的封装由传统键合线连接的单一散热路径发展为去键合线面接触连接的双散热路径。
随着对功率器件更高温度、更高电压等级和更高功率密度封装的追求，功率器件的热耗散越发严重，优异的散热性能是功率器件封装永恒的追求，各种新型的封装结构也在持续发展中，比如最近关于器件多面散热封装的研究。
虽然目前在器件多面散热封装方面的报导还较少，更多的是关于器件双面散热封装的研究，反应了功率器件封装由单一散热路径到多散热路径的发展趋势。尤其是对于多面散热器件的研究报导，更是展现出功率器件在多散热路径封装方面的巨大研究空间和潜力。
封装器件内部芯片损耗产生的热量主要通过热传导的方式将从结传递至器件封装外壳。根据传热学理论和热量传递的规律，缩短热流传递路径上的距离，是降低芯片散热路径热阻的有效方式之一。
功率器件封装是由多层结构组成的，那么从缩短散热路径路程的角度，一是可以减薄封装各层材料的厚度，二是减少封装材料的层数。前者由于当前材料厚度已经是在满足绝缘、散热和力学等方面要求的折中，材料的介电强度等属性无法取得较大的改进，那么从减薄材料厚度的角度可能无法对散热路径的热阻有较大的改善。
缩短散热路程唯一有效的方式只能从减少封装材料的层数着手。从对有陶瓷基板的器件封装各层材料的热阻分析可知，底板和陶瓷基板的热阻较大。减少封装结构层，取消底板，将陶瓷基板直接与热沉连接。
功率器件从单个陶瓷基板封装到无基板封装，如芯片与金属底板(电极板)直接连接封装、引线框架连接封装和金属多功能组件封装。取消陶瓷基板可大大缩短散热路程，降低热阻，显著提高封装散热性能。
因此，减少封装结构层数来缩短散热路程的方式是可行的，这也产生了高效散热的紧凑型封装结构，实现器件的高功率密度封装。
本文聚焦于功率器件封装散热方面，综述了现 有功率器件在封装结构散热方面的设计特征，总结了功率器件封装结构的散热设计原则，通过对现有功率器件从散热路径的角度进行分类，总结其封装散热特点和为追求高效散热在高导热封装材料和连接工艺、芯片封装接触形式、封装散热路径数量 以及散热路程方面的发展趋势。
1）从封装器件散热的角度可以将功率器件分为单面散热器件、双面散热器件和多面散热器件。封装结构设计应当遵循散热路径低热阻、尽可能多散热路径和散热路径上的接触面积尽可能大的原则。
2）键合线连接器件只能通过芯片非键合侧散热，影响了功率模块的热性能。在目前封装材料性能和封装工艺技术暂时无法取得较大改善的情况下，通过创新结构布局和设计，优化散热路径，是解决目前功率器件封装散热的有效方案。
3）实现对芯片表面电极的平面接触是实现双 面散热的前提。散热路径上采用高导热材料平面键 合同时缩短散热路径的路程是提高双面散热封装 器件散热性能的两个主要途径。
4）立体式封装是封装器件具备多面散热能力的前提。功率器件封装结构从二维平面封装拓展到三维空间封装，拓展了封装器件的散热空间。功率器件封装结构热设计表现出从单一散热路径向多散热路径发展的趋势。
5）高热导率封装材料和高导热纳米金属连接工艺、去键合线连接、大面积面接触、追求多个散热路径同时尽可能缩短散热路程、降低散热路径的热阻等是未来高压高温大功率器件封装应具备的关键特征。
![ANSYS/ABAQUS使用(带孔平板拉伸实例)[初识有限元CAE分析]](https://img.jishulink.com/cimage/0c683776c596fd2f7dde46fd773a666b_cdn.jpg?image_process=resize,fw_576,fh_320,)
